首页技术支持技术专题

COOLMOS与普通VDMOS的差异及应用建议

发布日期 2016-01-08 06:17:10
浏览次数 0

一:COOLMOS的前生今世


COOLMOS也就是super junction MOS由于大家习惯沿用了英飞凌的叫法,所以一直叫COOLMOS,个人认为叫超结MOS可能更为恰当。 以下文字参考西安芯派电子上海研发中心刘博士的论文及相关网络资料,由笔者进行整理,若有问题请及时联系。

1988 年,飞利浦美国公司的 D.J.Coe 申请了编号为 US Pat:4754310 的美国专利,第一次提出了在 LDMOS 结构的基础上,采用 pn 交替结构来取代原来单一淡浓度掺杂的漂移区,有效较低导通电阻的同时保持器件耐压的方法来实现真正意义上的超结器件。如图一所示,在原先传统 LDMOS的漂移区中,通过 pn 交替的结构来代替单一淡浓度掺杂的漂移区,LDMOS 的漏端为高浓度掺杂的n+区域,它直接连接到 pn 交替的漂移区。


图一:LDMOS pn 交替结构示意图 
 

1993 年,电子科技大学的陈星弼教授也在美国专利局申请了编号为 US Pat:5216275 专利。在他的专利中提出,在 VDMOS 器件中,用多个 pn 间隔结构来做外延漂移层的概念,并称其为―复合缓冲层‖(Composite Buffer Layer)。如图 1.10 所示,陈星弼教授的专利中给出的示意结构中,如当前主流的超结 MOS 器件已经十分相似了。图二 中,VDMOS 器件中外延区由 pn 交替掺杂的外延漂移区组成。陈星弼教授同时在专利中分析了此 pn 交替掺杂的漂移区的三维分布方式。

图二:复合缓冲层结构示意图
 
两年后,即 1995 年,西门子公司的 J.Tihanyi 也申请了编号为 US Pat:5216275 的专利,提出了和陈星弼教授类似的思路和应用方案。Tihanyi 的专利结构见图三,其同样是采用 pn 交替掺杂的结构在替代传统功率 MOS 器件中单一掺杂的漂移层。

图三:Tihanyi 专利超结示意图 
 

这三份专利提出了一种全新的思路,新的器件结构使陷入硅限瓶颈的人们为之振奋。在这之后,人们基于此前这三人的思路和理论推导,对基于此方向的新型高压器件进行了深入的研究和开发。1997年,随着研究的深入, Tatsuhiko 等人正式提出了―超结理论(Superjunction Theory)的概念。Tatsuhiko 等人将之前的研究进行了总结和归纳。从此之后,超结理论得到了广泛的引用和流程,被众多研究人员所接受,并不断得到新的研究成果。

超结理论提出后,针对超结 MOS 器件的研究随之在世界范围内展开。在 1998 年,英飞凌公司正式宣布世界上第一代产品级的新型超结 MOSFET 器件诞生,并称之为 COOLMOS。自此超结MOSFET慢慢的走入了我们电源工程师的视野。随着超结MOSFET的推广,国内的国内的众多企业也推出了自己的超结产品,如南方芯源微科技有限公司在2012年成功的推出了自己一些列的超结产品,并应用到众多的企业中去。


二:SJ_MOS与VDMOS的结构差异

为了克服传统MOS导通电阻与击穿电压之间的矛盾,一些人在VDMOS基础上提出了一种新型的理想器件结构,既我们所说的超结MOS,超结MOS的结构如图2所示,其由一些列的P型和N型半导体薄层交替排列组成。在截止态时,由于P型和N型层中的耗尽区电场产生相互补偿效应,使P型和N型层的掺杂浓度可以做的很高而不会引起器件击穿电压的下降。导通时,这种高浓度的掺杂可以使其导通电阻显著下降,大约有两个数量级。因为这种特殊的结构,使得超结MOS的性能优于传统的VDMOS.如下表中芯派电子的超结MOS与平面MOS部分参数比对可知,超结MOS器件参数优于平面MOS。
 

对于常规VDMOS器件结构, Rdson与BV这一对矛盾关系,要想提高BV,都是从减小EPI参杂浓度着手,但是外延层又是正向电流流通的通道,EPI参杂浓度减小了,电阻必然变大,Rdson就大了。Rdson直接决定着MOSFET单体的损耗大小。所以对于普通VDMOS,两者矛盾不可调和,这就是常规VDMOS的局限性。 但是对于超结MOS,这个矛盾就不那么明显了。通过设置一个深入EPI的的P区,大大提高了BV,同时对Rdson上不产生影响。对于常规VDMOS,反向耐压,主要靠的是N型EPI与body区界面的PN结,对于一个PN结,耐压时主要靠的是耗尽区承受,耗尽区内的电场大小、耗尽区扩展的宽度的面积。常规VDSMO,P body浓度要大于N EPI,大家也应该清楚,PN结耗尽区主要向低参杂一侧扩散,所以此结构下,P body区域一侧,耗尽区扩展很小,基本对承压没有多大贡献,承压主要是P body--N EPI在N型的一侧区域,这个区域的电场强度是逐渐变化的,越是靠近PN结面,电场强度E越大。对于COOLMOS结构,由于设置了相对P body浓度低一些的P region区域,所以P区一侧的耗尽区会大大扩展,并且这个区域深入EPI中,造成了PN结两侧都能承受大的电压,换句话说,就是把峰值电场Ec由靠近器件表面,向器件内部深入的区域移动了。


 


SEMIPOWER 2016-01-08

关键词:COOLMOSVDMOS差异

请关注芯派科技微信

[编辑] [错误报告] [推荐] [收藏] [打印] [关闭] [返回顶部]


  • 样品申请
    在线购买


  • 西安芯派电子科技有限公司
  • 网站备案:陕ICP备09011173号 Copyright ©2008-2014 reserved